

MICROPROCESADORES

Intel y Motorola

Fundamentos de arquitectura de computadoras



MICROPROCESADORES

Intel 8088

Fundamentos de arquitectura de computadoras



Procesadores Intel (más icónicos)


1970s

1980s

1990s

2000s

8086 (1978) 8088 (1979)



Intel 286 (1982)



Intel 386 (1985)



Intel 486 (1989)



Pentium I (1993)



Pentium II (1997)



Pentium III (1999)



**Intel Core i3, i5, i7, i9
(2008 - 2024)**



Intel Core 2 (2006)




**Pentium Dual-Core
(2006)**




Pentium IV (2000)






- ¿Qué es esto?



- La trayectoria de datos se divide en 2
 - Superior p/cálculo de direcciones


- Inferior similar a Tanenbaum

Fig 4-31. Diagrama altamente simplificado de la trayectoria de datos del 8088




- La trayectoria de datos se divide en 2
 - **Superior p/cálculo de direcciones**
 - **Inferior similar a Tanenbaum**
 - ALU multifunción
 - 3 buffer de entrada (TEMPx)
 - 8 registros de uso general
 - N-Z → reg. PSW del microPGM
 - Cruce para operar en 8 bits

Fig 4-31. Diagrama altamente simplificado de la trayectoria de datos del 8088




- La trayectoria de datos se divide en 2
 - Superior p/cálculo de direcciones**
 - RegSegmento + Offset (20 bits)




- Inferior similar a Tanenbaum**
 - ALU multifunción
 - 3 buffer de entrada (TEMPx)
 - 8 registros de uso general
 - N-Z → reg. PSW del microPGM
 - Cruce para operar en 8 bits

Fig 4-31. Diagrama altamente simplificado de la trayectoria de datos del 8088



- La trayectoria de datos se divide en 2
 - Superior p/cálculo de direcciones**
 - RegSegmento + Offset (20 bits)




- Inferior similar a Tanenbaum**
 - ALU multifunción
 - 3 buffer de entrada (TEMPx)
 - 8 registros de uso general
 - N-Z → reg. PSW del microPGM
 - Cruce para operar en 8 bits

Funcionamiento similar a PipeLine

- Pre-Extracción
- Decodificación de instrucción
- Cálculo de direcciones
- Ejecución de la instrucción

Fig 4-31. Diagrama altamente simplificado de la trayectoria de datos del 8088



- La Pre-extracción trabaja de manera independiente, cuando el BUS no se usa intenta cargar la cola de instrucciones Q₀ a Q₃
- Si la cola es
 - Chica: la CPU estará esperando instr.
 - Grande: puedo cargar de más (penalización por salto)

Fig 4-31. Diagrama altamente simplificado de la trayectoria de datos del 8088




Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig. 4-33. (a) Formato de microinstrucciones de la ALU del 8088. (b) Tipos de microinstrucciones.

Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088





Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088



Secuencia para ejecutar una macroINSTR

- Se invoca a la rutina para el cálculo de direcciones, la cual usa M y N (OP_1 y OP_2)
- X contiene la operación de la ALU
- La ALU se carga con los valores que indican M y N y se ejecuta la operación
- Varios mnemonicos comparten el mismo microCódigo (ADD, SUB, AND, etc)
- Hay grupos específicos para JMP, CALL, PUSH, etc

Fig 4-32. Diagrama sumamente simplificado de la sección de control del 8088




Fig. 4-33. (a) Formato de microinstrucciones de la ALU del 8088. (b) Tipos de microinstrucciones.

10		11			
5	5	3	4	3	1
Fuente	Destino	Tipo	ALU	REG	CC

- MicroInstrucción de 21 bits.
- Las 2 partes se pueden ejecutar en paralelo.





Fig. 4-33. (a) Formato de microinstrucciones de la ALU del 8088. (b) Tipos de microinstrucciones.

10		11			
5	5	3	4	3	1
Fuente	Destino	Tipo	ALU	REG	CC

Codifica $2^5 = 32$ registros

- MicroInstrucción de 21 bits.
- Las 2 partes se pueden ejecutar en paralelo.




- MicroInstrucción de 21 bits.
- Las 2 partes se pueden ejecutar en paralelo.

Codifica $2^5 = 32$ registros

Enable o Disable
Código de Condición

6 tipos de operaciones:

- Salto corto
- Operación de la ALU
- Mantenimiento (Bookkeeping: registrar/llevar los libros)
- Operación de memoria (RD y WR)
- Salto largo
- Llamada a micro-procedimiento



- MicroInstrucción de 21 bits.
- Las 2 partes se pueden ejecutar en paralelo.

Codifica $2^5 = 32$ registros

Nueva función o lo que indica X

Operando para nueva función

Enable o Disable
Código de Condición

6 tipos de operaciones:

- Salto corto
- Operación de la ALU
- Mantenimiento (Bookkeeping: registrar/llevar los libros)
- Operación de memoria (RD y WR)
- Salto largo
- Llamada a micro-procedimiento

10		11			
5	5	3	4	3	1
Fuente	Destino	Tipo	ALU	REG	CC

- MicroInstrucción de 21 bits.
- Las 2 partes se pueden ejecutar en paralelo.


											Type			a			b				Flag
Short jump	Source					Destination					0	0	Condition			jump target				F	
ALU operation	Source					Destination					0	1	ALU operation				tmp		NXT	F	
Bookkeeping	Source					Destination					1	0	0	Operation 1			Operation 2				F
Memory read/write	Source					Destination					1	1	0	r/w	IAK	RNI	Seg Reg		Addr Factor	F	
Long jump	Source					Destination					1	0	1	Condition			target tag				F
Long call	Source					Destination					1	1	1	Condition			target tag				F
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21

Formato de la microinstrucción del 8086

MICROPROCESADORES

Motorola 68000

Fundamentos de arquitectura de computadoras



¿Donde se utilizaron procesadores Motorola?



Apple Lisa (1983)



Apple Macintosh (1984)




Atari ST (1985)




Commodore Amiga (1987)




SEGA Mega drive (1988)



IRIS 1000 series (1984)








Fig. 5-13. Registros de los procesadores 680 x 0.




Fig. 5-14. Registro de estado de los procesadores 680 x 0.









Fig. 5-13. Registros de los procesadores 680 x 0.















Usa Nanoprogramación

- 544 micro instrucciones de 17 bits
- 336 nano instrucciones de 68 bits
- Ambos espacios son de 1024 entradas


Fig. 4-35. El 68000 tiene un almacén de control de dos niveles con una microROM y una nanoROM.



Usa Nanoprogramación

- En vez de extraer primero la microINSTR y luego la nanoINSTR (2 ciclos)
- Extrae ambas al mismo tiempo porque están ubicadas en la misma dirección

Fig. 4-35. El 68000 tiene un almacén de control de dos niveles con una microROM y una nanoROM.



Usa Nanoprogramación

- 2 o más microINSTR pueden apuntar a la misma nanoINSTR
- Truco, se ignoran/fuerzan algunos bits

Fig. 4-35. El 68000 tiene un almacén de control de dos niveles con una microROM y una nanoROM.




Fig. 4-35. El 68000 tiene un almacén de control de dos niveles con una microROM y una nanoROM.





Fig. 4-36. Formatos de instrucciones del 68000.




Fig. 4-35. El 68000 tiene un almacén de control de dos niveles con una microROM y una nanoROM.




Fig. 4-36. Formatos de instrucciones del 68000.

- Hay 2 formatos de microINSTR (para uso general y para saltos)
- Cada microINSTR apunta a la próxima a ejecutar
- Formato 2 permite manejar 32 condiciones y el NZ se concatena a los 8 bits
- Espacio de direcciones FC
 - 00 - Espacio de instrucciones (CS)
 - 01 - Espacio de datos (DS)
 - 10 - Manejo de interrupciones
 - 11 - Sin usar

Conjunto de instrucciones assembler

Movimientos

MOVE fuente, dst	Mueve fuente a dst
MOVEA fuente, An	Mueve fuente a An
MOVEM fuente, dst	Mueve registros múltiples de/a memoria
MOVEP fuente, dst	Mueve datos de/a bytes alternos de memoria
MOVEQ # n, dst	Mueve la constante n a dst ($-129 < n < 128$)
LEA fuente, An	Carga la dirección efectiva de fuente en An
PEA fuente	Apila la dirección efectiva
CLR dst	Mueve cero a dst
EXG dst1, dst2	Intercambia dos registros de 32 bits

Cálculos aritméticos

ADD fuente, dst	Suma fuente a dst
ADDA fuente, An	Suma fuente a An
ADDI #n, dst	Suma la constante n a dst
ADDQ #n, dst	Suma la constante n a dst ($0 < n < 9$)
ADDX fuente, dst	Suma fuente y bit extendido a dst
SUB fuente, dst	Resta fuente de dst
SUBA fuente, An	Resta fuente de An
SUBI #n, dst	Resta la constante n de dst
SUBQ #n, dst	Resta la constante n de dst ($0 < n < 9$)
SUBX fuente, dst	Resta fuente y bit extendido de dst
MULU fuente, Dn	Multiplica Dn por fuente (sin signo)
MULS fuente, Dn	Multiplica Dn por fuente (con signo)
DIVU fuente, dst	Divide dst entre drg (sin signo)
DIVS fuente, dst	Divide dst entre fuente (con signo)
NEG dst (lo resta de 0)	Resta dst y el bit extendido de 0

BCD

ABCD fuente, dst	Suma números decimales codificados en binario
SBCD fuente, dst	Resta números decimales codificados en binario
NBCD dst	Niega un número decimal codificado en binario

Booleanas

AND fuente, dst	AND booleano de fuente en dst
ANDI #n, dst	AND booleano de la constante n en dst
OR fuente, dst	OR booleano de fuente en dst
ORI #n, dst	OR booleano de la constante n en dst
EOR fuente, dst	OR booleano exclusivo de fuente en dst
EORI #n, dst	OR booleano exclusivo de la constante n en dst
NOT dst	Sustituye dst por su complemento a 1

- ADD Fuente, Destino
- ADDI suma cualquier constante
- ADDQ suma cte de 3 bits
- BCD usa 1 nibble por cada dígito

Fig. 5-15. Conjunto de instrucciones del Motorola 68000.

Conjunto de instrucciones assembler

Desplazamiento/ rotación	ASL/ASR #n, dst	Desplaza dst de izquierda/derecha n bits
	LSL/LSR #n dst	Desplazamiento lógico a izquierda/derecha n bits
	ROL/ROR #n, dst	Rotación de dst a izquierda/derecha n bits
	ROXL/ROXR #n dst	Rotación con el bit de extensión
	SWAP Dn	Intercambia las mitades de Dn
Verificación/ comparación	TST fuente	Compara fuente con cero
	CMP fuente 1, fuente 2	Compara fuente1 con fuente 2 y fija banderas
	CMPA fuente, An	Compara fuente con An y fija banderas
	CMPM (An) +, (Am) +	Compara los registros de incremento e indirección
	CMPI #n, fuente	Compara la constante n con fuente y fija banderas
Transferencias de control	JMP dir	Salta a la dirección dir
	BRA dir	Ramifica a dir
	Bcc dir	Ramificación condicional en base a banderas
	JSR dir	Salta a una subrutina
	BSR dir	Ramifica a una subrutina
	RTS	Retorno de una subrutina
	RTR	Retorno y restauración de códigos de condición
	DBcc dst, dir	Decrementa dst y ramifica según cc
	TRAP #n	Inicia un desvío de software al vector n
	TRAPV	Desvío si hay desbordamiento
Operaciones con bits	Scc dst	Fija dst según los códigos de condición
	BTST fuente, dst	Verifica el bit especificado por fuente
	BSET fuente, dst	Verifica el bit especificado por fuente, luego lo activa
	BCLR fuente, dst	Verifica el bit especificado por fuente, luego lo borra
	BCHG fuente, dst	Verifica el bit especificado por fuente, luego lo cambia
Varios	EXT Dn	Extensión de signo
	LINK An, #n	Ubica n bytes de pila a la entrada a procedimiento
	UNLK An	Libera memoria a la salida del procedimiento
	NOP	No operación
	CHK fuente, dst	Verifica fronteras en arreglos
	TAS dst	Verifica y fija para sincronización de multiproceso

- JMP a cualquier dirección
- BRA desplazamientos +/- cortos
- B_{cc} BLT, BEQ, BNE, BGE...
- LINK UNLK para manejar las variables locales en el Stack Frame

Fig. 5-15. (Cont.)

16 bits

Código de operación de 4 bits →

0000	xxxx	yyyy	zzzz
0001	xxxx	yyyy	zzzz
0010	xxxx	yyyy	zzzz
.	.	.	.
1100	xxxx	yyyy	zzzz
1101	xxxx	yyyy	zzzz
1110	xxxx	yyyy	zzzz

15 instrucciones de 3 direcciones

Código de operación de 8 bits →

1111	0000	yyyy	zzzz
1111	0001	yyyy	zzzz
1111	0010	yyyy	zzzz
.	.	.	.
1111	1011	yyyy	zzzz
1111	1100	yyyy	zzzz
1111	1101	yyyy	zzzz

14 instrucciones de 2 direcciones

Código de operación de 12 bits →

1111	1110	0000	zzzz
1111	1110	0001	zzzz
.	.	.	.
1111	1110	1110	zzzz
1111	1110	1111	zzzz
1111	1111	0000	zzzz
1111	1111	0001	zzzz
.	.	.	.
1111	1111	1101	zzzz
1111	1111	1110	zzzz

31 instrucciones de 1 dirección

Código de operación de 16 bits →

1111	1111	1111	0000
1111	1111	1111	0001
1111	1111	1111	0010
.	.	.	.
1111	1111	1111	1101
1111	1111	1111	1110
1111	1111	1111	1111

16 instrucciones sin dirección

15 12 11 8 7 4 3 0

Número de bit

- Los patrones de bits nunca se repiten
- Se debe conocer de antemano qué valores puede tomar cada campo
- Valores “ilógicos” de un campo se pueden usar para indicar estados o situaciones especiales

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
1	COP		TAM		OPERANDO						OPERANDO						MOVE		
2	COP		REG				MOD		OPERANDO								ADD, AND, CHP, SUB		
3	COP		REG				COP		OPERANDO								CHK, DIVS, LEA, MULS		
4	COP		REG				MOD		COP		REG						MOVEP		
5	COP		REG				COP	TAM		COP		REG						ASL, ASR, ROL, ROR	
6	COP		REG				COP						REG						ABCD, EXG, SBCD
7	COP		REG				COP	DATA										MOVEQ	
8	COP		CUENTA				COP	TAM		COP		REG						ASL, ASR, ROL, ROR	
9	COP		DATO				COP	TAM		OPERANDO								ADDQ, SUBQ	
10	COP		CONDICION				COP		OPERANDO								Scc		
11	COP		CONDICION				DESPLAZAMIENTO											Bcc	
12	COP		CONDICION				COP						REG						DBcc
13	COP						TAM		OPERANDO								ADDI, CHPI, NEG, TST		
14	COP						TAM		OPERANDO								MOVEM		
15	COP										OPERANDO							JMP, JSR, NBCD, PEA	
16	COP											VECTOR						TRAP	
17	COP											REG						EXT, LINK, SWAP, UNLINK	
18	COP																	NOP, RESET, RTS, TRAPV	

COP determina la instrucción

OPERANDO determina un dato sobre el que se opera

REG selecciona un registro

TAM escoge entre byte, palabra y palabra larga

MOD determina si OPERANDO es fuente o destino y su longitud

CUENTE y DATO son constantes

CONDICION especifica una de las 16 condiciones posibles a examinar

DESPLAZAMIENTO es un desplazamiento con signo para las bifurcaciones

VECTOR especifica dónde hacer un desvío

- Los mnemónicos que más se usan tienen código de operación más corto, Ej.: MOVE
 - 00 00 Byte
 - 00 01 Palabra
 - 00 10 Palabra doble

Fig. 5-23. Formatos de instrucción usados en la 68000 (sólo primera palabra).

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
1	COP		TAM		OPERANDO				OPERANDO								MOVE				
2	COP				REG		MOD		OPERANDO								ADD, AND, CHP, SUB				
3	COP				REG		COP		OPERANDO								CHK, DIVS, LEA, MULS				
4	COP				REG		MOD		COP		REG						MOVEP				
5	COP				REG		COP	TAM		COP		REG						ASL, ASR, ROL, ROR			
6	COP				REG		COP				REG						ABCD, EXG, SBCD				
7	COP				REG		COP	DATA								MOVEQ					
8	COP				CUENTA		COP	TAM		COP		REG						ASL, ASR, ROL, ROR			
9	COP				DATO		COP	TAM		OPERANDO								ADDQ, SUBQ			
10	COP				CONDICION		COP		OPERANDO								SCC				
11	COP				CONDICION		DESPLAZAMIENTO												BCC		
12	COP				CONDICION		COP				REG						DBCC				
13	COP						TAM		OPERANDO												ADDI, CHPI, NEG, TST
14	COP						TAM		OPERANDO												MOVEM
15	COP								OPERANDO												JMP, JSR, NBCD, PEA
16	COP												VECTOR								TRAP
17	COP												REG								EXT, LINK, SWAP, UNLINK
18	COP																				NOP, RESET, RTS, TRAPV

COP determina la instrucción

OPERANDO determina un dato sobre el que se opera

REG selecciona un registro

TAM escoge entre byte, palabra y palabra larga

MOD determina si OPERANDO es fuente o destino y su longitud

CUENTE y DATO son constantes

CONDICION especifica una de las 16 condiciones posibles a examinar

DESPLAZAMIENTO es un desplazamiento con signo para las bifurcaciones

VECTOR especifica dónde hacer un desvío

- Comparemos los patrones de bits que se generan para:

- ADDQ Form 9
- SUBQ Form 9
- SCC Form 10
- DBCC Form 12

Fig. 5-23. Formatos de instrucción usados en la 68000 (sólo primera palabra).

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
1	COP		TAM		OPERANDO						OPERANDO						MOVE
2	COP				REG			MOD			OPERANDO						ADD, AND, CHP, SUB
3	COP				REG			COP			OPERANDO						CHK, DIVS, LEA, MULS
4	COP				REG			MOD			COP		REG				MOVEP
5	COP				REG			COP	TAM		COP		REG				ASL, ASR, ROL, ROR
6	COP				REG			COP				REG				ABCD, EXG, SBCD	
7	COP				REG			COP	DATA						MOVEQ		
8	COP				CUENTA			COP	TAM		COP		REG				ASL, ASR, ROL, ROR
9					DATO				TAM		OPERANDO						ADDQ, SUBQ
10					CONDICION					OPERANDO						Scc	
11	COP				CONDICION			DESPLAZAMIENTO						Bcc			
12					CONDICION							REG				DBcc	
13	COP						TAM		OPERANDO						ADDI, CHPI, NEG, TST		
14	COP						TAM		OPERANDO						MOVEM		
15	COP						OPERANDO						JMP, JSR, NBCD, PEA				
16	COP						VECTOR						TRAP				
17	COP						REG						EXT, LINK, SWAP, UNLINK				
18	COP																NOP, RESET, RTS, TRAPV

COP determina la instrucción

OPERANDO determina un dato sobre el que se opera

REG selecciona un registro

TAM escoge entre byte, palabra y palabra larga

MOD determina si OPERANDO es fuente o destino y su longitud

CUENTE y DATO son constantes

CONDICION especifica una de las 16 condiciones posibles a examinar

DESPLAZAMIENTO es un desplazamiento con signo para las bifurcaciones

VECTOR especifica dónde hacer un desvío

- Comparemos los patrones de bits que se generan para:

- ADDQ Form 9
- SUBQ Form 9
- Scc Form 10
- DBcc Form 12

Fig. 5-23. Formatos de instrucción usados en la 68000 (sólo primera palabra).

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
1	COP		TAM		OPERANDO						OPERANDO						MOVE	
2	COP				REG			MOD		OPERANDO							ADD, AND, CHP, SUB	
3	COP				REG			COP		OPERANDO							CHK, DIVS, LEA, MULS	
4	COP				REG			MOD		COP		REG					MOVEP	
5	COP				REG			COP	TAM		COP		REG					ASL, ASR, ROL, ROR
6	COP				REG			COP				REG					ABCD, EXG, SBCD	
7	COP				REG			COP	DATA								MOVEQ	
8	COP				CUENTA			COP	TAM		COP		REG					ASL, ASR, ROL, ROR
9	0101				DATO			0/1	TAM		OPERANDO						ADDQ, SUBQ	
10					CONDICION					OPERANDO						SCC		
11	COP				CONDICION			DESPLAZAMIENTO										Bcc
12					CONDICION							REG					DBcc	
13	COP						TAM		OPERANDO								ADDI, CHPI, NEG, TST	
14	COP						TAM		OPERANDO								MOVEM	
15	COP								OPERANDO								JMP, JSR, NBCD, PEA	
16	COP										VECTOR						TRAP	
17	COP										REG						EXT, LINK, SWAP, UNLINK	
18	COP																NOP, RESET, RTS, TRAPV	

COP determina la instrucción

OPERANDO determina un dato sobre el que se opera

REG selecciona un registro

TAM escoge entre byte, palabra y palabra larga

MOD determina si OPERANDO es fuente o destino y su longitud

CUENTE y DATO son constantes

CONDICION especifica una de las 16 condiciones posibles a examinar

DESPLAZAMIENTO es un desplazamiento con signo para las bifurcaciones

VECTOR especifica dónde hacer un desvío

- Comparemos los patrones de bits que se generan para:

- ADDQ Form 9
- SUBQ Form 9
- SCC Form 10
- DBCC Form 12

- ADDQ: 0 SUBQ: 1

Fig. 5-23. Formatos de instrucción usados en la 68000 (sólo primera palabra).

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
1	COP		TAM		OPERANDO						OPERANDO						MOVE	
2	COP				REG			MOD			OPERANDO						ADD, AND, CHP, SUB	
3	COP				REG			COP			OPERANDO						CHK, DIVS, LEA, MULS	
4	COP				REG			MOD			COP		REG				MOVEP	
5	COP				REG			COP		TAM		COP		REG				ASL, ASR, ROL, ROR
6	COP				REG			COP						REG				ABCD, EXG, SBCD
7	COP				REG			COP		DATA						MOVEQ		
8	COP				CUENTA			COP		TAM		COP		REG				ASL, ASR, ROL, ROR
9	0101				DATO			0/1		TAM		OPERANDO						ADDQ, SUBQ
10	0101				CONDICION			11		OPERANDO						Scc		
11	COP				CONDICION			DESPLAZAMIENTO										Bcc
12	0101				CONDICION			11		001				REG				DBcc
13	COP						TAM			OPERANDO								ADDI, CHPI, NEG, TST
14	COP						TAM			OPERANDO								MOVEM
15	COP						OPERANDO										JMP, JSR, NBCD, PEA	
16	COP										VECTOR						TRAP	
17	COP										REG						EXT, LINK, SWAP, UNLINK	
18	COP																NOP, RESET, RTS, TRAPV	

COP determina la instrucción

OPERANDO determina un dato sobre el que se opera

REG selecciona un registro

TAM escoge entre byte, palabra y palabra larga

MOD determina si OPERANDO es fuente o destino y su longitud

CUENTE y DATO son constantes

CONDICION especifica una de las 16 condiciones posibles a examinar

DESPLAZAMIENTO es un desplazamiento con signo para las bifurcaciones

VECTOR especifica dónde hacer un desvío

- Comparemos los patrones de bits que se generan para:

- ADDQ Form 9
- SUBQ Form 9
- Scc Form 10
- DBcc Form 12

- ADDQ: 0 SUBQ: 1

- TAM:

- 00 Byte
- 01 Palabra
- 10 Palabra Doble

Fig. 5-23. Formatos de instrucción usados en la 68000 (sólo primera palabra).

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
1	COP		TAM		OPERANDO						OPERANDO						MOVE	
2	COP				REG			MOD		OPERANDO							ADD, AND, CHP, SUB	
3	COP				REG			COP		OPERANDO							CHK, DIVS, LEA, MULS	
4	COP				REG			MOD		COP		REG					MOVEP	
5	COP				REG			COP	TAM		COP		REG					ASL, ASR, ROL, ROR
6	COP				REG			COP				REG					ABCD, EXG, SBCD	
7	COP				REG			COP	DATA								MOVEQ	
8	COP				CUENTA			COP	TAM		COP		REG					ASL, ASR, ROL, ROR
9	0101				DATO			0/1	TAM		OPERANDO						ADDQ, SUBQ	
10	0101				CONDICION			11		000		OPERANDO						Scc
11	COP				CONDICION			DESPLAZAMIENTO										Bcc
12	0101				CONDICION			11		001		REG					DBcc	
13	COP						TAM		OPERANDO								ADDI, CHPI, NEG, TST	
14	COP						TAM		OPERANDO								MOVEM	
15	COP								OPERANDO								JMP, JSR, NBCD, PEA	
16	COP										VECTOR						TRAP	
17	COP										REG						EXT, LINK, SWAP, UNLINK	
18	COP																NOP, RESET, RTS, TRAPV	

COP determina la instrucción

OPERANDO determina un dato sobre el que se opera

REG selecciona un registro

TAM escoge entre byte, palabra y palabra larga

MOD determina si OPERANDO es fuente o destino y su longitud

CUENTE y DATO son constantes

CONDICION especifica una de las 16 condiciones posibles a examinar

DESPLAZAMIENTO es un desplazamiento con signo para las bifurcaciones

VECTOR especifica dónde hacer un desvío

- Comparemos los patrones de bits que se generan para:

- ADDQ Form 9
- SUBQ Form 9
- Scc Form 10
- DBcc Form 12



- ADDQ: 0 SUBQ: 1

- TAM:

- 00 Byte
- 01 Palabra
- 10 Palabra Doble

Fig. 5-23. Formatos de instrucción usados en la 68000 (sólo primera palabra).

Dos Gigantes



MICROPROCESADORES

Intel y Motorola

Fundamentos de arquitectura de computadoras

